台灣台北，2021 年12 月16 日（環球新聞社）–台灣台北，2021 年12 月14 日- 最近對通過封裝和測試實現更複雜的後端高性能ASIC 差異化的需求促使Alchip Technologies, Ltd. 將重點投資於強調這種創新關鍵能力的工程資源。該公司整合了先進的包裝工程服務，以更有效地將這些能力整合到製造價值鏈中。
越來越多的關注適應了超大規模廠商和OEM 嚴重依賴前端IC 設計的新興趨勢，聚集了大量芯片設計工程師來創建高度定制的芯片。然後，他們與高性能ASIC 公司合作，這些公司可以提供掩模版尺寸的FinFET 專業知識，通過後端性能差異化創造額外的差異化。
這一趨勢的一個結果是出現了幾個不同的客戶參與點。現在，參與度取決於客戶實施的芯片IP 和整體設計與ASIC 合作夥伴實施的設計的比例。
隨著客戶對前端設計的持續關注，Alchip 正在通過將先進封裝和產品製造作為獨特的價值鏈資源來滿足日益增長的市場需求。
在過去的九個月裡，該公司在所有高性能計算ASIC 應用程序中看到這些後GDSII 分配的指數增長。該公司最近的活動創造了超過470 次後端磁帶輸出和數十億台設備的生產記錄。
“今天的超大規模企業正在大量投資於前期設計以創造差異化。 因此，他們正在尋找能夠提供後端功能的ASIC 公司，以最大限度地利用同樣創新的後端差異化在差異化前端設計方面的投資。 Alchip Technologies 總裁兼首席執行官Johnny Shen 表示，這些曾經是行人的做法現在非常珍貴，因為它充分利用了性能和麵積。
（更多的）
第2 頁，共3 頁
後端密鑰最後一英里的成功
隨著系統OEM 和超大規模廠商面臨與傳統後端服務相關的技術挑戰和工程人才限制，Alchip 的GDSII 後服務需求量很大。
複雜的高性能前端設計資源價格昂貴，而且取決於地理位置，有些稀缺。結果是，將封裝、測試和生產職責外包給在這些戰略領域更有經驗的ASIC 公司的公司有所增加。
Alchip 已提升其高級封裝工程(APE) 能力，包括由台積電首先開發的基板上晶片(CoWoS®) 和InFO。 Alchip 的CoWoS 流程在專用工具上運行，並展示了與原始設計相當的IP 性能。該過程還包括在線調試和主動熱控制。該公司的內部基板設計和測試能力確保符合所有系統要求，並為關鍵的代工到最終測試流程建立框架。
為確保完整物理設計所需的質量，該公司實施了兩個簽核驗證選項，以兼顧設計經濟性和提高良率目標。標準簽收驗證選項包括防止致命製造錯誤的DRC/LVS/ERC 檢查。第二種設計選項需要額外關注電氣、DFT、STA 和/或時鐘驗證，具體取決於客戶的具體要求。
“我們成功的關鍵是知道如何瞄準先進技術，以便我們能夠與客戶合作開發一種以’他們的方式’完成的製造協議，而不是按照我們的方式完成的單一方法，”沉先生解釋道。
-30-
第3 頁，共3 頁
關於Alchip
Alchip Technologies Ltd 總部位於台灣台北，是全球領先的矽設計和生產服務供應商，為開發複雜和高容量ASIC 和SoC 的系統公司提供服務。該公司由來自矽谷和日本的半導體資深人士於2003 年創立，為主流和先進（包括7nm 工藝）的SoC 設計提供更快的上市時間和成本效益的解決方案。客戶包括人工智能、高性能計算/超級計算機、手機、娛樂設備、網絡設備和其他電子產品類別的全球領導者。 Alchip在台灣證券交易所上市（TWSE：3661），是台積電認證的價值鏈聚合商。
###